Perché il fattore di riempimento rivela per primo i difetti di produzione in serie delle celle solari?

Perché il fattore di riempimento rivela per primo i difetti di produzione in serie delle celle solari?

Introduzione: Il fill factor non è un parametro isolato. Comprime la resistenza di contatto, le perdite, la formulazione della pasta, la serigrafia, la cottura e la finestra di processo LECO in un'unica curva I-V.

L'Efficienza Mostra il Risultato, Mentre il FF Rivela Cosa Sta Accadendo sulla Linea di Produzione

L'industria fotovoltaica si è espansa rapidamente sotto la transizione energetica globale. La capacità produttiva globale di moduli fotovoltaici ha già superato i 200 GW, con una produzione annuale che rimane sopra i 150 GW. Allo stesso tempo, la tecnologia PERC è entrata nella fase finale del suo ciclo di vita. L'efficienza di conversione in produzione di massa è salita al 23,5% e si sta muovendo con difficoltà verso un tetto teorico di circa il 24%. Ulteriori guadagni stanno diventando molto più difficili.

Dal punto di vista dei costi di produzione, il costo non-silicio delle celle PERC è stato compresso a circa 0,2 RMB per watt, lasciando spazio limitato per ulteriori riduzioni. L'industria si è quindi spostata verso tecnologie N-type ad alta efficienza come TOPCon, tecnologia eterogiunzione o HJT, e celle a contatto posteriore. L'obiettivo è aprire nuovi spazi di profitto attraverso una maggiore efficienza e una più forte bancabilità dei progetti.

L'efficienza di conversione è chiaramente importante quando si valuta una generazione di tecnologia delle celle solari. Su una linea di produzione di massa reale, tuttavia, la tensione a circuito aperto, o Voc, e la corrente di cortocircuito, o Isc, spesso si stabilizzano entro intervalli relativamente ristretti. A quel punto, il fill factor diventa un indicatore decisivo della resa produttiva finale e un segnale sensibile di piccole fluttuazioni di processo.

Geometricamente, il fill factor misura la quadratura della curva caratteristica I-V di una cella solare. È il rapporto tra il rettangolo di massima potenza effettivo e il rettangolo teorico formato da Voc e Isc. Il valore è sempre inferiore a 1. In condizioni ideali, il FF massimo di una cella solare in arseniuro di gallio può avvicinarsi a 0,89. Il limite teorico per una tipica cella solare commerciale in silicio cristallino è di circa 0,83-0,85.

Una linea di produzione non è un modello ideale. Uno scarso contatto di metallizzazione, perdite legate all'attacco chimico, una formulazione della pasta non bilanciata o una finestra di cottura spostata possono disturbare le interfacce di contatto microscopiche. Questi difetti sono altamente sensibili all'accumulo di calore. Alla fine si manifestano come variazioni nette nella resistenza parassita e vengono spesso esposti prima attraverso un calo del FF.

Formula: Relazione tra Efficienza di Conversione e FF

η = Pmax / Pin = (Voc × Isc × FF) / Pin

Significato: Quando Voc e Isc rimangono relativamente stabili, una piccola fluttuazione del FF si trasmette direttamente nell'efficienza di conversione finale.

Formula: Definizione del Fill Factor

FF = Pmax / (Voc × Isc) = (Vmp × Imp) / (Voc × Isc)

Significato: Il FF misura la quadratura della curva I-V. In termini pratici, mostra quanto efficacemente una cella converte la sua produzione elettrica teorica in potenza massima effettiva.

Il Nucleo Fisico del FF: Il Tiro tra Rs e Rsh

Per capire perché il FF è così sensibile alle condizioni di produzione, è necessario tornare al modello a circuito equivalente di una cella solare. I portatori fotogenerati derivano e diffondono attraverso il corpo di silicio prima di essere raccolti dal circuito esterno. Le perdite di energia sono inevitabili durante questo processo.

A livello elettrico macroscopico, queste perdite sono rappresentate da resistenze parassite. Le due componenti principali sono la resistenza serie, Rs, e la resistenza di shunt, Rsh.

La resistenza serie rappresenta tutta la resistenza fisica in avanti incontrata quando la corrente fluisce verso il carico esterno. È il risultato combinato della resistenza di massa del wafer di silicio, della resistenza di contatto tra gli elettrodi anteriore e posteriore e il silicio, della resistenza di trasporto laterale dell'emettitore, della resistenza dei finger e dei busbar e, a livello di modulo, della resistenza dei nastri di interconnessione.

Tra questi contributori, la resistenza di contatto metallo-semiconduttore e le variazioni nella concentrazione di drogaggio dell'emettitore e nella profondità di giunzione sono alcune delle variabili meno stabili nella produzione di massa. Sono anche tra le cause più probabili di un netto aumento di Rs. La resistenza serie ha una forte correlazione negativa con il fill factor della cella.

Sulla curva I-V, quando Rs aumenta, la pendenza della regione di polarizzazione diretta vicino a Voc diminuisce e la curva diventa più piatta. A livello macroscopico, una maggiore resistenza serie riduce la potenza massima di uscita e abbassa il FF.

La resistenza di shunt riflette il livello di dispersione elettrica interna. Idealmente, Rsh dovrebbe avvicinarsi all'infinito, senza lasciare percorsi di bypass per i portatori fotogenerati. Nella produzione reale, perdite ai bordi, dislocazioni cristalline e pasta metallica che penetra nella giunzione PN possono creare percorsi di corrente indesiderati.

Un Rsh più basso significa più corrente di dispersione interna. Questo effetto di shunt riduce la corrente che passa attraverso la giunzione PN funzionale e abbassa la tensione operativa. Il problema diventa più visibile in condizioni di bassa irradianza perché la corrente fotogenerata è già debole, rendendo la dispersione una parte maggiore della corrente totale.

Formula: Equazione della cella solare inclusa la resistenza parassita

I = IL - I0 × { exp[q(V + I×Rs)/(n k T)] - 1 } - (V + I×Rs) / Rsh

Significato: Rs ostacola l'uscita di corrente, mentre Rsh crea un percorso di dispersione. Entrambi riducono il FF.

Formula: Condizione del punto di massima potenza

d(I×V) / dV = 0

Significato: Il punto in cui la potenza raggiunge il massimo sulla curva I-V è la fonte del valore Pmax utilizzato nei test di produzione.

Formula: Resistenza di shunt normalizzata

RCH = Voc / Isc; rsh = Rsh / RCH

Significato: La normalizzazione con la resistenza caratteristica RCH consente di confrontare celle di diverse dimensioni e classi di corrente sulla stessa scala.

Formula: Effetto approssimativo della resistenza di shunt sul FF

FFsh ≈ FF0 × (1 - 1 / rsh)

Significato: Più basso è l'Rsh, più grave è la dispersione e maggiore è la perdita di FF risultante.

Quali problemi di produzione corrispondono a Rs e Rsh?

Da un punto di vista ingegneristico, il FF è prezioso non perché dice semplicemente che l'efficienza è diminuita. Aiuta gli ingegneri a determinare perché l'efficienza è diminuita. La resistenza serie e la resistenza di shunt influenzano diverse regioni della curva I-V, quindi possono indicare diversi difetti di produzione.

Formula: Perdita termica causata dalla resistenza serie

Ploss ≈ I² × Rs

Significato: In condizioni di alta corrente o alta irradianza, la perdita di potenza causata da Rs aumenta con il quadrato della corrente.

Scarso Contatto: Il Tallone d'Achille della Metallizzazione

Nel processo dal wafer di silicio alla cella finita, la serigrafia e la cottura della metallizzazione sono fasi critiche che determinano le prestazioni elettriche. La serigrafia è matura ed economicamente vantaggiosa, ma il suo meccanismo di contatto fisico può creare sia problemi di resistenza in serie che di resistenza di shunt.

Le celle ad alta efficienza moderne utilizzano comunemente la passivazione dielettrica posteriore e strutture di contatto metallico locale per ridurre il tasso di ricombinazione superficiale dei portatori sul lato posteriore. Poiché uno strato dielettrico isolante si trova tra il metallo e il corpo di silicio, il contatto locale deve essere formato tramite apertura laser o incisione assistita da pasta. Se la qualità dell'apertura è scarsa o la lega è insufficiente, il metallo e il semiconduttore non possono formare un contatto ohmico affidabile.

Uno studio su celle con contatti posteriori locali serigrafati ha mostrato che uno scarso contatto ha causato un aumento della resistenza in serie a 21,34 mΩ. L'efficienza di conversione ha raggiunto solo l'8,95%, molto al di sotto del livello del 17,44% di una cella convenzionale a campo posteriore in alluminio.

I ricercatori hanno tentato di recuperare il FF regolando il livello di drogaggio della pasta di alluminio posteriore. Con l'aumento del contenuto di alluminio, la profondità di lega è migliorata e la resistenza in serie è diminuita. Quando il contenuto di alluminio ha raggiunto un livello critico del 60%, Rs è stata ridotta di 11 mΩ rispetto alla condizione non drogata. Ciò ha aumentato l'efficienza di conversione di 2,59 punti percentuali assoluti.

Tuttavia, una volta che il contenuto di alluminio è diventato troppo elevato, l'alluminio in eccesso ha interrotto la rete conduttiva nella regione di contatto. La resistenza in serie ha quindi iniziato a salire di nuovo.

QFLS: Separare i Difetti del Materiale dai Difetti di Produzione

Quando una linea di produzione mostra una riduzione diffusa del FF, una delle domande più difficili è se la perdita deriva da un'eccessiva ricombinazione non radiativa all'interno del materiale o da una resistenza parassita introdotta durante la serigrafia e la cottura.

La separazione dei quasi-livelli di Fermi, o QFLS, è un importante strumento diagnostico in questa situazione. In termini fisici, la QFLS determina il limite teorico di tensione di un dispositivo fotovoltaico quando non avviene alcuna estrazione di carica esterna. La differenza tra la QFLS e il limite radiativo rivela direttamente le perdite per ricombinazione non radiativa causate da difetti del materiale o impurità.

Misurando la QFLS otticamente e combinandola con l'analisi pseudo J-V senza contatto, i ricercatori possono eliminare l'influenza della resistenza serie dalla misurazione elettrica esterna.

Se il FF misurato è molto inferiore al fattore di riempimento pseudo derivato dalla QFLS, la perdita può di solito essere collegata a uno scarso contatto di metallizzazione o a dita rotte. Se il fattore di riempimento pseudo è già basso, la ricombinazione non radiativa è probabilmente fuori controllo, indicando un problema intrinseco nella qualità del wafer o nella passivazione dell'interfaccia.

Pasta d'argento a bassa temperatura per HJT: costruire una rete conduttiva sotto i 200°C

Con l'espansione delle tecnologie di tipo N, le celle HJT e BC pongono requisiti più severi sulla qualità della metallizzazione. Il FF è quindi diventato un indicatore importante per valutare paste conduttive innovative.

Le celle HJT utilizzano una struttura a eterogiunzione silicio amorfo e silicio cristallino. Ciò fornisce una forte passivazione, ma la struttura è altamente sensibile alla temperatura. Per prevenire la cristallizzazione e il degrado dei film di silicio amorfo, le celle HJT non possono sopportare temperature di cottura convenzionali superiori a 800°C. Richiedono pasta d'argento a bassa temperatura con una temperatura di polimerizzazione strettamente controllata sotto i 200°C.

La pasta d'argento a bassa temperatura funziona in modo diverso dalla pasta ad alta temperatura convenzionale. La pasta d'argento ad alta temperatura si basa sulla fusione del vetro fritto a temperature elevate. Il vetro fritto incide attraverso il film antiriflesso e promuove la crescita di cristalliti d'argento nel silicio, creando un contatto ohmico a bassa resistenza.

La pasta d'argento a bassa temperatura dipende principalmente da particelle d'argento sospese in un sistema di resina polimerica. Dopo che il solvente evapora a bassa temperatura, le particelle vengono compresse insieme per formare contatti elettrici fisici.

Questo meccanismo generalmente conferisce alla pasta a bassa temperatura una resistività di volume più elevata rispetto alla pasta ad alta temperatura. Può aumentare la resistenza serie totale della cella e ridurre il FF. I fornitori di paste stanno affrontando il problema attraverso l'ingegneria delle polveri su scala nanometrica. Le misure tipiche includono la riduzione del contenuto d'argento e il miglioramento della finezza e della reologia della pasta, così da poter formare una rete conduttiva densa con un consumo d'argento inferiore.

Celle BC: FF come allarme per guasto di isolamento sul lato posteriore

Se la sfida per l'HJT risiede nella conducibilità a bassa temperatura, la sfida per le celle a contatto posteriore risiede nei limiti microscopici del layout degli elettrodi.

Le celle BC eliminano l'ombreggiamento della griglia metallica sul lato frontale e possono quindi spingere la Isc più in alto. Il compromesso è che tutti gli elettrodi positivi e negativi devono essere disposti alternativamente a distanze molto ravvicinate sulla superficie posteriore.

All'interno di questa area di cablaggio ad alta densità, un leggero disallineamento della serigrafia, la diffusione della pasta o un minuscolo difetto dello strato isolante possono creare una connessione fisica tra gli elettrodi positivi e negativi. Quando ciò accade, la Rsh può scendere quasi a zero.

Un cortocircuito microscopico crea una grande corrente di shunt che drena la tensione operativa. La Voc crolla e il FF può scendere a zero. I portatori fotogenerati vicino alla superficie frontale devono anche percorrere una distanza laterale più lunga prima di raggiungere gli elettrodi metallici di raccolta sul retro. Questo aumenta il rischio di accumulo di resistenza serie di volume e laterale.

Per questo motivo, il monitoraggio delle fluttuazioni di FF è una delle misure più importanti per la protezione della resa su una linea di produzione di celle BC. Ogni cella che non supera la soglia FF può rappresentare un guasto nell'isolamento della metallizzazione o nella progettazione del trasporto dei portatori.

La finestra di cottura: sia la sotto-cottura che la sovra-cottura sono penalizzate dal FF

Per le celle TOPCon e PERC, la cottura ad alta temperatura è uno dei processi critici finali. I wafer di silicio con elettrodi metallici stampati passano attraverso un forno a nastro con una temperatura di picco di circa 800°C. Il vetro fritto nella pasta metallica fonde attraverso lo strato di passivazione superficiale e forma un contatto legato o diretto con il silicio sottostante o il campo posteriore. Questo crea un contatto ohmico e riduce la resistenza in serie.

Il processo è un delicato equilibrio. Una temperatura troppo bassa, o una velocità del nastro troppo alta, causa sotto-cottura. Il vetro fritto non può fondere sufficientemente e potrebbe non incidere lo strato di nitruro di silicio o di ossido tunnel. Troppi pochi cristalliti di argento precipitano e penetrano nel silicio. Uno strato isolante rimane tra il metallo e il semiconduttore, causando un forte aumento della resistenza di contatto. Il lato di polarizzazione diretta della curva I-V si appiattisce e il FF diventa anormalmente basso.

Una temperatura eccessiva causa sovra-cottura. La pasta metallica diventa troppo aggressiva e i cristalliti di argento possono penetrare una giunzione PN poco profonda come punte. Questo introduce cortocircuiti e centri di ricombinazione. La passivazione è danneggiata, Rsh diminuisce e la corrente di dispersione diventa un problema serio.

Nell'ispezione EL, i danni al reticolo e il fallimento della passivazione causati dalla sovra-cottura appaiono spesso come motivi nuvolosi, filigrane o segni del nastro del forno.

Per ampliare la finestra di processo, i fornitori di attrezzature hanno sviluppato sistemi di cottura e iniezione di luce. Questi sistemi combinano un forno di cottura con una camera di iniezione di luce. Dopo il ricottura ad alta temperatura e la lega, il wafer viene direttamente esposto a luce ad alta intensità a una temperatura di circa 150-350°C.

I fotoni ad alta intensità eccitano i portatori e cambiano lo stato di carica degli atomi di idrogeno all'interno del wafer e vicino alle sue superfici. Questo può passivare difetti termici microscopici e legami pendenti creati durante la cottura. I risultati dei test mostrano che questo trattamento può ridurre le filigrane EL e i segni del nastro del forno migliorando sia Voc che FF.

LECO: una via non all'equilibrio attraverso il conflitto di metallizzazione TOPCon

Durante la prima espansione di TOPCon, la metallizzazione del lato frontale è diventata un importante collo di bottiglia per la resa. Per ridurre la ricombinazione superficiale, il lato frontale di una cella TOPCon tende a utilizzare un emettitore più superficiale con una concentrazione di drogaggio inferiore.

Una giunzione superficiale e un basso drogaggio creano un conflitto per la pasta d'argento ad alta temperatura convenzionale contenente fritta di vetro. Se la pasta non viene cotta a sufficienza, la resistenza di contatto rimane estremamente elevata. Se viene cotta in modo troppo aggressivo, la giunzione superficiale può essere penetrata, creando perdite e portando il FF verso zero.

L'ottimizzazione del contatto assistita da laser, o LECO, è stata sviluppata per affrontare questo conflitto. LECO utilizza un meccanismo fotoelettrico non termico di equilibrio. Invece di applicare un riscaldamento globale ad alta temperatura distruttivo, eccita i portatori di carica con un laser ad alta intensità applicando una polarizzazione inversa di circa 10 V o superiore.

Sotto l'effetto combinato di una forte polarizzazione e dei portatori fotogenerati, i punti deboli isolanti lasciati non collegati da una cottura insufficiente subiscono una rottura a valanga localizzata. I portatori liberi vengono spinti attraverso il contatto metallo-semiconduttore dal campo elettrico, creando correnti locali di diversi ampere.

Queste forti correnti generano calore Joule localizzato nei punti di contatto microscopici. Ciò produce una micro-cottura su una scala temporale da nanosecondi a microsecondi.

LECO cambia la strategia di cottura TOPCon da un riscaldamento globale aggressivo a una riparazione locale mirata. I fornitori di paste possono progettare sistemi di fritta di vetro dedicati compatibili con LECO. Il processo di cottura a nastro convenzionale può quindi rimanere leggermente sotto-cotto per proteggere l'emettitore superficiale, mentre LECO crea una rottura elettrica localizzata nella parte posteriore e riduce la resistenza di contatto.

I risultati di validazione mostrano che le celle senza LECO possono operare vicino al punto di rottura a causa dell'eccessiva resistenza di contatto. Dopo il trattamento LECO, la resistenza di contatto diminuisce mentre la passivazione viene mantenuta. Il FF aumenta, portando a un guadagno assoluto di efficienza di conversione di oltre 0,2 punti percentuali.

LECO ha ancora un limite di processo. Se l'intensità della luce è troppo bassa, la riparazione del contatto è incompleta. Se è troppo alta, possono verificarsi ablazione del reticolo e danni strutturali.

Quando l'intensità del laser raggiunge un valore distruttivo di 375 MW/cm², il FF può scendere da 0,84 a 0,65, un calo di circa il 24%. La Voc può diminuire da 0,745 V a 0,695 V, mentre la Jsc scende da 41,8 mA/cm² a 40,8 mA/cm².

La rete di contatto microscopica creata da LECO presenta anche un certo grado di fragilità termica di non equilibrio. L'analisi EL mostra che quando una cella trattata con LECO subisce un secondo ciclo di cottura ad alta temperatura, aumentando la temperatura della seconda cottura da 280°C a 680°C si possono disturbare i percorsi micro-conduttivi stabiliti.

La resistenza di contatto poi si deteriora nuovamente, il FF si riduce significativamente e un'efficienza iniziale della cella del 26,35% inizia a diminuire.

Il FF non è solo una percentuale. È il polso della resa produttiva

Guardando dentro la scatola nera della produzione di celle solari, un punto è chiaro: il fill factor è molto più di una percentuale astratta mostrata su un tester da laboratorio.

A livello microscopico, il FF è l'espressione finale della tensione tra resistenza in serie e resistenza in parallelo lungo il percorso di trasporto dei portatori. Su una linea di produzione, registra i limiti di conducibilità della pasta metallizzante, la precisione meccanica della stampa serigrafica e piccoli spostamenti nel profilo di temperatura del forno di cottura a nastro.

In un nuovo ciclo fotovoltaico in cui i costi non legati al silicio sono già vicini al minimo e l'espansione del capitale sta diventando più impegnativa, ogni grande tecnologia ad alta efficienza affronta lo stesso problema di base.

L'HJT deve mantenere una rete conduttiva affidabile entro un limite di polimerizzazione a bassa temperatura. Le celle BC devono controllare le perdite tra elettrodo positivo e negativo separati solo da una distanza microscopica. Il TOPCon si affida alla cottura, all'iniezione di luce e al LECO per riparare il contatto proteggendo la passivazione.

L'obiettivo è sempre lo stesso: ridurre la resistenza di contatto dell'interfaccia senza penetrare nella giunzione PN e creare perdite.

Per i produttori, inseguire solo il valore assoluto di efficienza non è più sufficiente. Un sistema di produzione più intelligente dovrebbe monitorare piccole variazioni del FF in tempo reale e combinarle con metodi diagnostici non distruttivi come QFLS e analisi pseudo J-V. Questa è la strada pratica verso una produzione di celle solari ad alta efficienza di prossima generazione più stabile.

Il Punto di Vista di Ooitech

Il vero valore del FF è la sua velocità come allarme di produzione. Una linea stabile dovrebbe tracciare il FF insieme a Rs, Rsh, pattern EL, pseudo-FF, temperatura di cottura e dati di metallizzazione, invece di trattare ogni risultato separatamente. Per le tecnologie TOPCon, HJT e BC, questo set di dati combinato può rivelare una finestra di processo in deriva ben prima che la distribuzione finale dell'efficienza mostri una grave perdita di resa.